ID de l'article: 000084476 Type de contenu: Dépannage Dernière révision: 08/07/2015

Pourquoi le cœur IP Ethernet triple vitesse ne signale-t-il pas correctement les collisions lorsqu’il fonctionne en mode half-duplex ?

Environnement

    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il est possible que le cœur IP Ethernet à trois vitesses (TSE) ne parvienne pas à faire valoir correctementEXCESS_COL (Bit 11) et LATE_COL (Bit 12) des champs du Command_Config s’inscrire et lerx_err[5] signal d’erreur de collision.

Résolution

Ce problème devrait être résolu dans une prochaine version du cœur IP.

Produits associés

Cet article concerne 32 produits

FPGA Cyclone® V GT
FPGA Cyclone® III
FPGA Stratix® V GX
FPGA GX Cyclone® IV
FPGA Cyclone® II
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA Stratix® V GS
FPGA Stratix® II GX
FPGA Stratix® II
FPGA Arria® V GX
FPGA Stratix® V GT
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGA Stratix® III
FPGA Stratix® II GX
FPGA Arria® II GX
FPGA Intel® Arria® 10 GX
FPGA Arria® II GZ
FPGA Stratix® II GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Intel® Arria® 10 GX
FPGA Arria® GX
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA Cyclone® IV E
FPGA SoC Arria® V ST
FPGA Cyclone® III LS
FPGA Stratix® IV E
FPGA SoC Arria® V SX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.