ID de l'article: 000084474 Type de contenu: Dépannage Dernière révision: 10/08/2015

ID ACP incorrects répertoriés dans les manuels de référence techniques Arria 10 et Cyclone 10 HPS

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • DMA
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    La référence technique du système de processeur dur Arria V Système de processeur dur Manuel et Cyclone V Liste des valeurs incorrectes du manuel de référence technique pour les ID d’entrée de maître périphérique HPS dans la coherency de l’accélérateur Mapper d’ID de port (ACP). Le tableau « HPS Peripheral Master Input IDs » contient des valeurs d’ID incorrectes.

    Résolution

    Utilisez v14.0 ou une version ultérieure du système de processeur dur Manuel de référence technique. v14.0 et versions ultérieures montrent ID ACP corrects, comme suit :

    ID d’entrée HPS Peripheral Master
    Maître d’interconnexionID
    DMA00000xxxx001
    EMAC010000xxxx001
    EMAC110000xxxx010
    USB0100000000011
    USB1100000000110
    NAND1xxxxxx100
    DAP000000000100
    SD/MMC100000000101
    Pont FPGA-HPS0xxxxxx000
    L2M00xxxxxx010
    TMC100000000000

    Les valeurs d’ID sont binaires. La lettre x indique bits d’ID variables que le maître transmet à chaque transaction.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Arria® V
    FPGA et FPGA SoC Cyclone® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.