ID de l'article: 000084463 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi ai-je le message « Error: Dedicated clock can feed I/O pin altclklock:i_PLL2|outclock0 in both positive and negative polarities » dans le Quartus&REG ; Version 2.0 du logiciel II lors de la compilation d’une conception APEX II ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif La version 2.0 du logiciel Quartus II donne incorrectement cette erreur lors de la compilation de APEX ii conceptions et de l’utilisation de l’horloge de sortie de la boucle à verrouillage de phase (PLL) pour alimenter le DDRIO enregistrer les ports d’horloge dans des polarités positives et négatives. Bien que APEX les périphériques II disposent d’un onduleur d’horloge programmable intégré dans la cellule d’E/S pour y parvenir, la version 2.0 du logiciel Quartus II empêche incorrectement cette action.

Ce problème est résolu dans la version 2.0 SP1 du logiciel Quartus II.

Produits associés

Cet article concerne 1 produits

Apex™ II

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.