ID de l'article: 000084447 Type de contenu: Dépannage Dernière révision: 04/06/2013

Pourquoi mon projet avec une interface RLDRAM ou QDR bloque-t-il dans l’installateur ?

Environnement

    Logiciel Intel® Quartus® II
    FPGA Intel® IP pour RLDRAM 3 UniPHY
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans le logiciel Quartus II, la compilation peut ne jamais se terminer pendant l’étape d’ajustement si vous laissez le logiciel Quartus® II placer automatiquement les broches. Ce problème est dû au fait que l’installateur place plusieurs broches stroboscopiques ou de masque de données (DM) provenant de différentes interfaces dans le même groupe DQ/DQS x4 lors de l’utilisation de RLDRAM II, RLDRAM III, QDR ou QDR II.

Résolution

Pour contourner ce problème, placez manuellement les broches stroboscopiques et DM dans différents groupes DQ/DQS x4.

Ce problème a été résolu dans la version 13.0 du logiciel Quartus® II.

Produits associés

Cet article concerne 18 produits

FPGA Arria® II GX
FPGA Arria® II GZ
Périphériques ASIC HardCopy™ IV GX
FPGA Stratix® III
FPGA Stratix® IV E
FPGA Stratix® II GT
FPGA Stratix® II GX
FPGA Stratix® V E
Périphériques ASIC HardCopy™ III
Périphériques ASIC HardCopy™ IV E
FPGA Arria® V GZ
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Arria® V GT
FPGA Arria® V GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.