ID de l'article: 000084435 Type de contenu: Dépannage Dernière révision: 05/10/2015

Quelle est la latence du cœur Reed Solomon-II ?

Environnement

  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    La latence au moyen du cœur RS-II dans les cycles d’horloge peut être calculée à partir de la formule suivante :

    L= N 6.5CHECK 8

    où N le nombre de symboles par code mœurs et vérifiez le nombre de symboles de parité.

    Produits associés

    Cet article concerne 25 produits

    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA GX Cyclone® IV
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA Arria® V GX
    FPGA Stratix® V GT
    FPGA Intel® Arria® 10 GT
    FPGA Arria® V GT
    FPGA Stratix® II GX
    FPGA Arria® II GX
    FPGA Intel® Arria® 10 GX
    FPGA Arria® II GZ
    FPGA Stratix® II GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Intel® Arria® 10 GX
    FPGA SoC Cyclone® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SE
    FPGA Cyclone® IV E
    FPGA SoC Arria® V SX
    FPGA SoC Arria® V ST
    FPGA Intel® MAX® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.