Problème critique
Une incertitude d’horloge liée à la lecture FIFO cadengée par DQS peut entraîner une configuration inexacte et maintenir des valeurs de ralentissement.
La solution à ce problème est de modifier manuellement le fichier PHY .sdc
situé dans le variation_name<>/ constraints
/
répertoire, et ajoutez les deux lignes suivantes aux contraintes multicycle
section du fichier :
set_max_delay -from *ddio_in_inst_regout* -0.05
set_min_delay -from *ddio_in_inst_regout* [expr -
0.05].