ID de l'article: 000084375 Type de contenu: Dépannage Dernière révision: 14/12/2015

Pourquoi est-ce que je vois une différence de retard d’un cycle d’horloge entre RTL et la simulation au niveau de la porte ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif En raison d’un problème dans l’emballage de registre DSP du logiciel Quartus® Prime pour les périphériques de la série V, il est possible que vous voyiez une différence de retard du cycle d’horloge sur un registre de simulation fonctionnelle au niveau de la grille par rapport à la simulation fonctionnelle RTL.
Résolution

Pour contourner ce problème, changez l’option du fitter « Auto Packed Registers » de « Auto » (par défaut) à « Off » (Désactivé) ou téléchargez un correctif pour le logiciel Quartus II version 15.0.2

 

Ce problème a été résolu à partir de la version 15.1 de la mise à jour 1 du logiciel Quartus Prime.

 

Produits associés

Cet article concerne 15 produits

FPGA Cyclone® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Stratix® V E
FPGA SoC Cyclone® V SX
FPGA Stratix® V GX
FPGA SoC Cyclone® V ST
FPGA Cyclone® V GT
FPGA Arria® V GT
FPGA Cyclone® V GX
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA SoC Cyclone® V SE

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.