ID de l'article: 000084354 Type de contenu: Messages d'erreur Dernière révision: 03/03/2016

Erreur : veuillez spécifier les changements de phase corrects

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Avalon ALTPLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que vous rencontriez cette erreur lors de l’instançage instantané de la PLL Intel® FPGA IP avec certains paramètres de décalage de la phase d’horloge de sortie.

    Par exemple, une interface ALTLVDS avec un taux dara de 700 Mbit/s et un facteur de desserialisation de 7, le rapport de compilation montre que les horloges de sortie auront des changements de phase de 180, 257 et 334 degrés. Cependant, si vous entrez dans ces paramètres de transfert de phase dans le Intel® FPGA IP PLL, l’éditeur de paramètres signalera cette erreur.

     

    Résolution

    Entrez le paramètre de transfert de phase en « ps » pour remplacer le paramètre de degré dans le Intel® FPGA IP PLL.

    Ce problème est résolu dans la version 13.1 du logiciel Quartus® II.

    Produits associés

    Cet article concerne 13 produits

    FPGA Arria® V GX
    FPGA et FPGA SoC Arria® V
    FPGA Arria® V GT
    FPGA et FPGA SoC Cyclone® V
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.