ID de l'article: 000084335 Type de contenu: Dépannage Dernière révision: 25/11/2013

Les chemins de données DDR ou DDR2 Altmemphy demi-taux peuvent-ils être entrelacés dans les périphériques Stratix III et Stratix IV ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Non, dans les périphériques Stratix® III et Stratix IV, l’horloge de resynchronisation à demi-taux est cascade d’un groupe DQ à l’autre directement dans l’IOE. Les chemins de données à demi-taux utilisant le Altera Altmemphy ne doivent donc pas être entrelacés.

Cette exigence n’a pas d’effet sur les datapaths Altmemphy full-rate. Reportez-vous à AN 435 : utilisez la DDR et la DDR2 SDRAM dans les périphériques Stratix III et Stratix IV (PDF) pour plus d’informations.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® III

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.