ID de l'article: 000084332 Type de contenu: Dépannage Dernière révision: 03/04/2014

Quelles sont mes options d’utilisation de la commutation manuelle de l’horloge si l’une des horloges n’est pas disponible ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Dans le manuel, la plupart des familles d’appareils indiquent que le passage manuel de l’horloge nécessite que les deux horloges fonctionnent :

  • Les instructions inclk0 et inclk1 doivent être exécutées lorsque le signal clkswitch est élevé pour lancer l’événement de commutation manuel de l’horloge. Le non-respect de cette exigence entraîne le basculement de l’horloge à ne pas fonctionner correctement.

Avec cette exigence, la commutation manuelle de l’horloge ne peut pas être utilisée dans les applications de redondance d’horloge dans lesquelles vous devez passer à une horloge de sauvegarde en cas de panne de l’horloge principale.

Résolution

Lorsque la redondance de l’horloge est nécessaire, vous pouvez utiliser le basculement automatique de l’horloge, mais vous devez vous assurer que les deux horloges fonctionnent lorsque le FPGA est configuré.  Si vous ne pouvez pas répondre à cette exigence, vous pouvez désactiver la fonctionnalité de commutation de l’horloge dans la PLL, et insérer à la place un bloc de contrôle d’horloge dans votre conception sur le chemin d’horloge entre les broches d’entrée et le PLL.  Cela vous permettra de sélectionner manuellement entre deux broches d’horloge sans aucune exigence que les horloges fonctionnent.

Remarque : en insérant un bloc de contrôle de l’horloge sur le chemin d’entrée, l’horloge qui alimente la PLL sera pilotée sur un réseau mondial, ce qui peut entraîner une augmentation de la gigue et le chemin d’horloge ne peut pas être entièrement compensé.

Produits associés

Cet article concerne 25 produits

FPGA Cyclone® V GT
FPGA Cyclone® III
FPGA Stratix® V GX
FPGA GX Cyclone® IV
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA Stratix® V GS
FPGA Arria® V GX
FPGA Stratix® V GT
FPGA Arria® V GT
FPGA Stratix® III
FPGA Stratix® II GX
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Stratix® II GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA Cyclone® IV E
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA Cyclone® III LS
FPGA Stratix® IV E

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.