ID de l'article: 000084328 Type de contenu: Messages d'erreur Dernière révision: 14/01/2013

Erreur : Erreur lors de l’exécution du script generate_ed.tcl : <example design="">: seq_debug d’interface a essayé d’exporter des interfaces inconnues if0.seq_debug</example>

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans les versions 12.1 et ultérieures du logiciel Quartus® II, ce message d’erreur peut apparaître lors de la génération de l’exemple de conception du contrôleur DDR3 avec UniPHY si le type d’interface EMIF On-Chip Debug Toolkit est défini sur Internal (JTAG).

    Résolution

    La solution de contournement consiste à modifier le paramètre de débogage interne (JTAG) sur puce en paramètre partagé. Cela génère une interface Avalon® esclave, qui n’a pas besoin d’être connectée.

    Ce problème a été résolu dans Intel® Quartus® version 13.0 du logiciel Prime.

    Produits associés

    Cet article concerne 20 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Arria® II GZ
    FPGA Stratix® III
    FPGA Stratix® II GX
    FPGA Stratix® II GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA Stratix® IV E
    FPGA SoC Cyclone® V SE

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.