En raison d’un problème dans la version 12.0 du logiciel Quartus® II et les versions ultérieures, Altera les instances PLL Megafunction peuvent générer des horloges de sortie PLL avec une fréquence deux fois supérieure à celle prévue en simulation.
Remarque : il s’agit d’un problème de simulation uniquement.
Pour résoudre ce problème, suivez les étapes ci-dessous :
- Ouvrez le modèle de simulation généré dans un éditeur de texte _sim/.
- Rechercher le texte
pll_vco_div
Mettre à jour le
pll_vco_div
paramètre2
sur (peut être incorrectement défini1
sur)
Par exemple :
- Verilog:
_sim/.vo
Avant:
_altera_pll_altera_pll_.pll_vco_div = 1,
Après:
_altera_pll_altera_pll_.pll_vco_div = 2,
- VHDL:
_sim/.vho
Avant:
pll_vco_div => 1,
Après:
pll_vco_div => 2,
Ce problème est fxed à partir de la version 12.1 du logiciel Quartus II.