ID de l'article: 000084312 Type de contenu: Dépannage Dernière révision: 26/03/2013

Pourquoi la fusion des blocs DSP ne se produit-elle pas ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le logiciel Quartus® II ne peut pas fusionner des multiplicateurs indépendants en un ou deux blocs DSP lors de l’utilisation des familles d’appareils Cyclone® V, Arria® V et Stratix® V.

Par exemple :

Trois multiplicateurs indépendants 9x9 sont intégrés dans trois blocs DSP au lieu d’être fusionnés en un seul bloc DSP.

Deux multiplicateurs indépendants 16x16 sont intégrés dans deux blocs DSP au lieu d’être fusionnés en un seul bloc DSP.

Trois multiplicateurs indépendants 18x18 sont intégrés dans trois blocs DSP au lieu d’être fusionnés en deux blocs DSP.

Résolution

La fusion de multiplicateurs indépendants prendra automatiquement effet lorsque le logiciel Quartus® II aura déterminé des blocs DSP insuffisants sur l’appareil ou dans une région LogicLock.

Produits associés

Cet article concerne 15 produits

FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.