ID de l'article: 000084309 Type de contenu: Dépannage Dernière révision: 09/12/2013

Pourquoi vois-je une erreur fatale dans le logiciel Quartus II après avoir routage mon débit PLL Stratix III directement sur une broche de sortie du périphérique ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 13.1 du logiciel Quartus® II et les versions précédentes, vous pouvez constater une erreur fatale si vous connectez un débit d’horloge PLL Stratix® III directement à une broche de sortie du périphérique.

Résolution

Pour contourner cette erreur, ou bien :

  • Retirez la connexion.
  • Utilisez l’horloge de sortie PLL pour horloger une étape de registre de sortie DDIO qui a data_h port lié à \'1\' et il \'s port data_l lié à \'0\'. Cela permet de propager le signal d’horloge à travers l’étape de sortie du DDIO, mais supprime la connexion directe à la broche.

Ce problème devrait être résolu dans une prochaine version du logiciel Quartus II.

Produits associés

Cet article concerne 1 produits

FPGA Stratix® III

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.