ID de l'article: 000084305 Type de contenu: Dépannage Dernière révision: 03/11/2014

Pourquoi les valeurs de FS (Full Eterlament complet) et de LF (faible fréquence) sont-ils nulles lors de la simulation d’un noyau IP dur PCIe pour Gen3 ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il y a un problème avec les modèles de simulation PCIe® IP durs lorsqu’ils ciblent les familles de périphériques Stratix® V et Arria® V GZ, où les valeurs pour les FS et les LF sont nulles pour la Génération3.  Certains modèles fonctionnels de bus (BFM) peuvent signaler une erreur qui présente des valeurs FS et LF qui violent la spécification PCIe.

    Résolution Ce problème sera résolu dans une version ultérieure du logiciel Quartus® II.  Soumettez une demande de service et faites référence au numéro d’ID FB156219 si des modèles de simulation mis à jour sont nécessaires.

    Produits associés

    Cet article concerne 4 produits

    FPGA Arria® V GZ
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.