ID de l'article: 000084289 Type de contenu: Information et documentation de produit Dernière révision: 11/09/2012

Comment connecter le port de sortie fbmimicbidir d’un Stratix III ou d’un périphérique PLL Stratix IV à ma carte lors de l’utilisation de la compensation du tampon de retard zéro ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lorsque vous utilisez une compensation à zéro retard (ZDB) dans un Stratix® III ou Stratix périphérique IV PLL, vous devez activer instantanément une broche bidirectionnelle et la connecter au port fbmimicbidir de la PLL. Cette broche bidirectionnelle doit être placée sur la broche PLL_FB_CLKOUTp sur les PLL gauches/droit, et sur la broche PLL_FBp_CLKOUT1 sur les PLL supérieurs/inférieurs.

Le débit de l’horloge tampon à zéro retard, qui est l’horloge de sortie rémunérée de la PLL, doit être placé sur l’broche PLL_CLKOUTn pour les PLL gauches/droit, et sur l’une des broches PLL_CLKOUT restantes pour les PLL supérieurs/inférieurs.

La broche d’E/S bidirectionnelle « imite » est toujours activée, mais Altera la recommande de ne pas être connectée à votre carte.  Si vous l’utilisez comme horloge secondaire, elle n’aura pas la même relation de phase avec la sortie d’horloge compensée par le tampon de retard zéro. Utilisez la simulation de synchronisation ou l’analyse de synchronisation pour déterminer la relation de phase avec l’horloge de sortie rémunérée. En outre, tout chargement sur la broche d’E/S imite bidirectionnelle affectera la synchronisation de la sortie d’horloge tampon à zéro retard.  Cela compromettrait le mode de compensation de la rétroaction de la mémoire tampon à zéro retard et peut entraîner différents résultats de transfert de phase entre l’horloge source PLL et l’horloge de sortie compensée du tampon de retard zéro.

Vous trouverez plus d’informations sur cette fonctionnalité dans le manuel de l’appareil concerné.

Réseaux d’horloge et LFP dans les périphériques Stratix III (PDF)

Réseaux d’horloge et LVL dans les périphériques Stratix IV (PDF)

Produits associés

Cet article concerne 3 produits

FPGA Stratix® IV E
FPGA Stratix® II GX
FPGA Stratix® III

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.