ID de l'article: 000084286 Type de contenu: Information et documentation de produit Dernière révision: 15/09/2014

Comment implémenter un DSP « Un 18 x 19 multiplication 19 s’appuyant sur un mode d’entrée 36 bits » dans un périphérique Arria 10 ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Pour implémenter cette (ou autre) configuration avancée Arria® 10 DSP, vous devez utiliser les modèles HDL disponibles dans le logiciel Quartus® II.
Résolution

Pour obtenir la liste des modèles disponibles, cliquez avec le bouton droit sur un fichier HDL VHDL ou Verilog et sélectionnez Modèle d’insertion.

Ensuite, sélectionnez VHDL ou Verilog HDL, puis des conceptions complètes > les fonctionnalités Arithmétiques > DSP > les fonctionnalités DSP pour le périphérique 20 nm

Produits associés

Cet article concerne 4 produits

FPGA et FPGA SoC Intel® Arria® 10
FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.