ID de l'article: 000084281 Type de contenu: Dépannage Dernière révision: 15/04/2014

Quand l’IP UniPHY DDR3 utilise-t-elle une norme d’E/S de classe SSTL-15 II ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Lorsque l’onglet Paramètres UniPHY DDR3 PHY est défini au-dessus de 800 MHz, la norme d’E/S par défaut du signal d’interface DDR3 est définie sur SSTL-15 Class II pour augmenter la puissance du lecteur. Le chemin de données de la mémoire et les signaux d’horloge ont une affectation de terminaison de sortie de série 25 ohm avec calibrage.

Ces affectations sont appliquées dans le flux pris en charge standard de l’exécution du fichier _p0_pin_assignments.tcl après l’analyse et la synthèse.

Résolution

Il est fortement recommandé d’effectuer des simulations au niveau de la carte pour vérifier l’intégrité du signal de votre interface DDR3.

Produits associés

Cet article concerne 4 produits

FPGA Stratix® V E
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Stratix® V GS

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.