ID de l'article: 000084251 Type de contenu: Dépannage Dernière révision: 11/09/2012

Y a-t-il un moyen de forcer le logiciel Quartus® II à mettre en œuvre des chaînes de tableaux de recherche (LUT) ou des chaînes de registre pour les périphériques Stratix ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Les chaînes de LUT sont un type d’interconnexion entre les fonctions de l’élément logique combinatoire (EL) très contorsionnel. Comme pour les autres interconnexions, vous ne pouvez pas forcer le logiciel à utiliser cette ressource de routage. Le logiciel choisit automatiquement ce routage par des chemins critiques fitter lors de l’utilisation de la compilation axée sur la synchronisation (TDC).

Vous pouvez guider l’utilisation de la chaîne de registre à l’aide d’une connexion WYSIWYG LE. Il existe et des regcascin ports sur le Stratix regcascout WYSIWYG LE que vous pouvez connecter ensemble de façon chaîne selon les besoins d’un bloc de batterie logique (LAB) ou 10 LE, de longueur. Sinon, la synthèse logique devrait en profiter automatiquement.

Produits associés

Cet article concerne 1 produits

FPGA Stratix®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.