ID de l'article: 000084218 Type de contenu: Information et documentation de produit Dernière révision: 01/01/2015

Comment activer la prise en charge des interruptions pour les broches uniquement en entrée H PINSPI[13:0] ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Les broches HPVPI[13:0] réservées aux entrées des broches de partage de périphériques Cyclone® V SX avec le contrôleur HPS DDR. Pour identifier l’emplacement des broches de ces broches GPI, consultez la solution connexe.

    Physiquement, les signaux HCSMPI[13:0] sont connectés à GPIO2_porta_input[13:26] dans le HPS. Vous pouvez configurer hSISTANCEPI pour générer des interruptions tout comme les autres GPIO du composant GPIO2.

    Pour configurer les interruptions du GPIO, configurez les registres suivants : gpio_inten, gpio_intmask, gpio_inttype_level, et les registres gpio_int_polarity . Ces registres se trouvent dans la carte d’adresses du périphérique Cyclone V HPS sur la page Web Cyclone page Web de la carte d’adresse et des définitions du registre V HPS .

    Résolution

    .

    Produits associés

    Cet article concerne 1 produits

    FPGA SoC Cyclone® V SX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.