ID de l'article: 000084212 Type de contenu: Dépannage Dernière révision: 15/01/2013

Quelle est la spécification minimale de synchronisation de la largeur d’impulsion du signal de réinitialisation global dans l’IP UniPHY ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

La réinitialisation globale de l’IP UniPHY est connectée au port de connexion PLL. Par conséquent, la largeur minimale d’impulsion du port de rameur PLL sera la spécification de la largeur d’impulsion minimale du port d’ensemble PLL.

Vous pouvez consulter la partie spécifications PLL de la fiche technique du périphérique.

Par exemple, la largeur minimale d’impulsion du port d’ensemble PLL est de 10 ns pour Stratix® périphérique IV et Stratix® périphérique V.

Produits associés

Cet article concerne 7 produits

FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Stratix® II GX
FPGA Stratix® II GT
FPGA Stratix® IV E
FPGA Stratix® V GS
FPGA Stratix® V E

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.