ID de l'article: 000084205 Type de contenu: Dépannage Dernière révision: 10/07/2013

Problème de verrouillage du récepteur d’interface numérique série (SDI)

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Il est possible que vous rencontriez un problème de verrouillage lorsque l’un de ces signaux , enable_hd_search, enable_sd_search enable_3g_search, est réglé sur faible pour le récepteur SDI en double ou triple taux Mode. Le problème de verrouillage est dû à l’horloge récupérée endommagée, provoqué par une mauvaise manipulation de la réinitialisation de l’émetteur-récepteur.

Résolution

Définissez les signaux enable_hd_search, enable_sd_search et enable_3g_search à un niveau élevé lors de l’utilisation du mode double standard ou triple taux.

Ce problème ne sera pas résolu.

Produits associés

Cet article concerne 4 produits

FPGA Arria® II
FPGA Arria® GX
FPGA Stratix® IV
FPGA Stratix® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.