ID de l'article: 000084196 Type de contenu: Dépannage Dernière révision: 29/06/2014

Une seule sortie fPLL peut-elle être utilisée comme horloge de référence de l’émetteur-récepteur et également comme pilote de logique dans le fabric sur les appareils Stratix® V GX, Arria® V GX et Arria® V GZ ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Non, une seule sortie fPLL ne peut pas être utilisée comme source d’horloge de référence d’émetteur-récepteur et également comme pilote logique dans le fabric sur les périphériques Stratix® V GX, Arria® V GX et Arria® V GZ.

Résolution

Pour utiliser la même logique fPLL pour piloter dans l’infrastructure FPGA, vous pouvez activer une autre sortie fPLL pour piloter votre logique FPGA.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Arria® V
FPGA Stratix® V

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.