ID de l'article: 000084183 Type de contenu: Dépannage Dernière révision: 27/11/2015

Directives de connexion des broches Arria II : problèmes connus

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

 Problème 137246 : Version 1.8

Si les connexions JTAG ne sont pas utilisées, vous devez connecter la broche TDI à la hauteur de la logique à l’aide d’un résisteur 1 k., connecter TMS à la logique haute à l’aide d’une résistance de 1 k., lier la broche TRST à GND, et laisser le TDO déconnecté.

Numéro 48993: Version 1.6

Les directives de connexion pour les VCCCB, les VCCA_PLL, les VPLA et les VCCH_GXB doivent toutes spécifier que la tolérance maximale aux ondulations devrait être de /-5 %, pas de /-5 mV.

Résolution

Résolution des problèmes :

Numéro 48993: Version 1.5

La note 14 a été corrigée dans la version 1.6 pour spécifier une tolérance à /-5 % au lieu de la tolérance précédemment incorrecte /-5 mV à l’ondulation de l’alimentation électrique.

Problème 10005634 Version 1.2

La remarque 12 ne fournit pas tous les détails permettant de comprendre les limitations du module d’E/S lors de l’utilisation des normes SSTL et HSTL E/S pour les périphériques Arria® II GX.

Les clarifications ont été mises à jour pour la note 12 dans les versions supérieures à 1.2.

Produits associés

Cet article concerne 2 produits

FPGA Arria® II GX
FPGA Arria® II GZ

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.