ID de l'article: 000084168 Type de contenu: Dépannage Dernière révision: 05/11/2013

La liaison ne fonctionne pas sur plusieurs ports MPFE du contrôleur mémoire dure

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Ce problème affecte les produits DDR2, DDR3 et LPDDR2.

Dans les périphériques Arria V et Cyclone V, vous pouvez connecter deux mémoires dures contrôleurs pour augmenter leur bande passante. Pour utiliser la liaison, vous devez générer à la fois des interfaces de mémoire dure avec l’interface de liaison d’exportation activée activé, puis connectez les signaux de liaison entre les deux interfaces dans le code RTL.

La liaison est prise en charge uniquement pour les contrôleurs de mémoire dure configurés avec un seul port. N’utilisez pas la configuration de liaison lorsqu’il y a plusieurs ports par contrôleur mémoire dure.

Résolution

Il n’y a pas de solution à ce problème.

Pour plus d’informations, reportez-vous à Configurations de collage et les exigences de paramètre dans le fonctionnel Description - Chapitre de l’interface de la mémoire dure de l’externe Manuel d’interface mémoire,volume 3.

Ce problème ne sera pas résolu.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Arria® V

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.