ID de l'article: 000084136 Type de contenu: Dépannage Dernière révision: 27/03/2014

Pourquoi les paquets de réponse du Maître d’écriture des E/S RapidIO sont-ils abandonnés ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les paquets DE RÉPONSE aux paquets NWRITE_R peuvent être abandonnés par le Maître d’écriture des E/S au sein de la fonction RapidIO® MegaCore® en cas de bande passante insuffisante sur la couche de transport pour transporter les paquets DE RÉPONSE requis.

Un arbitrage à la suite d’un appel d’accord est utilisé pour accorder l’accès à la couche de transport entre les ports Avalon-ST Pass-Through, Doorbell, Esclave E/S, Maître/E/S et ports de maintenance.  Si une autre interface (par ex., esclave E/S) transmet des paquets, le taux d’egress (RÉPONSE) du Maître des E/S peut être inférieur au taux d’entrée NWRITE_R, ce qui entraîne la chute de la RÉPONSE. Lorsqu’une réponse à un NWRITE_R est abandonnée, le bit PKT_RSP_TIMEOUT de l’erreur De détection de la fréquence d’erreur de la couche logique/de transport dans le périphérique qui a transmis le NWRITE_R est revendiqué.

Résolution

1) Veiller à ce que le nombre de NWRITE_R transactions en cours ne dépasse pas 32. Le Maître des E/S peut stocker un maximum de 32 réponses dans sa file d’attente.

2) Définissez le délai d’expiration à une valeur appropriée, en utilisant le RSE de contrôle du temps de réponse du port, pour s’assurer qu’une réponse abandonnée est détectée rapidement. Si le délai n’est pas défini, une réponse abandonnée entraîne le io_s_wr_waitrequest signal de rester soutenu pendant 4,5 secondes par défaut.

3) Si la commande du système n’est pas nécessaire, utilisez une NWRITE, évitant la nécessité d’une réponse du Maître d’écriture des E/S.

Produits associés

Cet article concerne 20 produits

FPGA Stratix® II GX
FPGA Stratix® II GT
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA Cyclone® V GX
FPGA Cyclone® V GT
FPGA GX Cyclone® IV
FPGA SoC Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA Arria® V GZ
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Arria® II GZ
FPGA Arria® II GX
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.