Il est possible que vous recevez cette erreur interne lors de la mise en œuvre d’une interface de mémoire DDR2 SDRAM ou d’une interface de mémoire SDRAM DDR3 à l’aide du contrôleur mémoire dure d’une famille de périphériques Cyclone® V ou Arria® V. Le logiciel Quartus® II prévoit que les entrées d’horloge (mp_cmd_clk_0_clk, mp_rfifo_clk_0_clk et mp_wfifo_clk_0_clk) du contrôleur mémoire dure soient toujours pilotées par une mémoire tampon d’horloge. Il insère automatiquement une mémoire tampon d’horloge lorsque ces ports sont connuclés dans une boucle PLL (phase-locked loop). Une erreur interne peut se produire si ces ports sont simplement connectés à des ports d’entrée externes.
Il existe deux solutions à ce problème. La première solution consiste à insérer des tampons d’horloge pour piloter manuellement les entrées d’horloge du contrôleur mémoire dure. La deuxième solution consiste à ajouter les affectations de signal globaux suivantes afin que les tampons d’horloge soient automatiquement insérés pour les ports d’horloge d’entrée :
set_instance_assignment -nom GLOBAL_SIGNAL « HORLOGE RÉGIONALE » -à {mp_cmd_clk_0_clk nom}
set_instance_assignment -nom GLOBAL_SIGNAL « HORLOGE RÉGIONALE » -à {mp_rfifo_clk_0_clk nom}
set_instance_assignment -nom GLOBAL_SIGNAL « HORLOGE RÉGIONALE » -à {mp_wfifo_clk_0_clk nom}