ID de l'article: 000084127 Type de contenu: Dépannage Dernière révision: 09/07/2013

La reconfiguration du diviseur post-échelle du coût de possession est-elle prise en charge par le logiciel Quartus® II ?

Environnement

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    La reconfiguration du diviseur post-échelle du VCO n’est prise en charge que dans les versions logicielles 13.0 et ultérieures de Quartus® II via le PLL_RECONFIG Intel® FPGA IP.

     

    Résolution

    Le décalage d’adresse du registre qui contrôle ce paramètre est 011100. L’écriture d’un « 0 » définit une valeur de division du coût de possession de 1. L’écriture d’un « 1 » définit une valeur de division du coût de possession de 2.

    Produits associés

    Cet article concerne 15 produits

    FPGA Stratix® V GX
    FPGA Stratix® V E
    FPGA Cyclone® V GT
    FPGA Arria® V GT
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Cyclone® V E
    FPGA Cyclone® V GX
    FPGA Arria® V GX
    FPGA Arria® V GZ
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.