ID de l'article: 000084120 Type de contenu: Messages d'erreur Dernière révision: 04/02/2014

Erreur (15629) : le « peigne~0 » d’Atom dépend des ports d’entrée non connectés

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Avalon ALTPLL Reconfig
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Cette erreur peut s’afficher lors de l’instanciation d’une mégafonction Altera_PLL_RECONFIG dans votre système Qsys.

    Résolution

    Modifiez les paramètres suivants dans le fichier .qsf de votre projet :

    • set_global_assignment -name SYNTH_TIMING_DRIVEN_SYNTHESIS désactivé
    • set_global_assignment -name ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP désactivé
    • set_global_assignment -name PRE_MAPPING_RESYNTHESIS désactivé

    Articles apparentés

    Produits associés

    Cet article concerne 15 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.