Lorsqu’un signal d’horloge différent est appliqué à un réseau global de la même conception, le les erreurs suivantes se produisent pendant la compilation :
Error: "No fit found." Error: "Device requires too many (3/2) global clock signals."
Une des tâches consiste à insérer une cellule logique avant l’utilisation de chaque produit inverti Horloge. Cela entraîne un routage non mondial des signaux d’horloge, mais permettre à l’horloge de piloter les macrocelles appropriés avec le bord approprié Déclenchement.
Lignes d’horloge mondiales dans un APEX™ ou FLEX® les périphériques sont annulés sur la base d’un bloc de batterie logique (LAB) par laboratoire.