ID de l'article: 000084111 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi le processeur Nios II génère-t-il des résultats incorrects lors des opérations de décalage droit (SRAI, SRA) ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • Processeur Intel® Nios® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif À l’aide du logiciel Quartus® II version 12.0 et antérieure, le transfert des opérations droites par Nios® II processeur sur les périphériques Arria® V et Stratix® V peut produire des résultats incorrects lorsque le bloc DSP est sélectionné comme type de multiplication de matériel.  Si le processeur Nios II exécute les instructions SRAI ou SRA sur une valeur négative, le résultat est décalé mais ne sera pas étendu.
    Résolution

    Ce problème est causé par les modifications apportées à l’emballage des blocs DSP pour les périphériques 28 nm dans lesquels les instructions SRAI et SRA ne signent pas étendre les résultats décalés.

    Pour résoudre ce problème dans Quartus II 12.0, veuillez obtenir le correctif en classant une demande de service dans mySupport et mentionnez ce numéro de solution.

    Le bogue sera corrigé dans la version 12.0 SP1 du logiciel Quartus II.

    Produits associés

    Cet article concerne 4 produits

    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.