ID de l'article: 000084047 Type de contenu: Dépannage Dernière révision: 23/10/2015

Quelles sont les directives de conception de carte recommandées pour répondre aux MAX spécifications tJPCO (clock to output) du port 10 JTAG ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En référence au tableau 46 du MAX 10 FPGA Device Fiche technique (PDF), les paramètres de synchronisation JTAG pour MAX® 10 périphériques sont basés sur chargement = 10pF pour TDO. 

Pour répondre à ce chargement = Spécification 10pF, la longueur de trace doit être <= 2 pouces entre le composant du pilote JTAG (par exemple, micro-contrôleur, processeur ou CPLD) et l’interface MAX 10 périphériques JTAG. Cela permet de s’assurer que le timing du JTAG est dans les Spécification. Si la valeur de chargement est supérieure à la spécification 10pF, ralentissez Fréquence TCK JTAG pour assurer un fonctionnement JTAG normal.

 

 

Produits associés

Cet article concerne 1 produits

FPGA Intel® MAX® 10

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.