ID de l'article: 000084025 Type de contenu: Information et documentation de produit Dernière révision: 15/04/2015

Comment définir les lignes de périphérie et la ligne d’image active pour la sortie vidéo cadencée (CVO, CVO-II) ? Existe-t-il des directives concernant les paramètres valides pour le CVO ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Utilisez les règles suivantes pour définir les lignes de périphérie des cœurs IP de sortie vidéo cadencée.
Résolution

F ligne de périphérie montante >= Suppression verticale de la ligne de périphérie montante

F ligne de périphérie montante < ligne de périphérie montante à blanc vertical (verticale synchronisation verticale avant verticale verticale avec admique arrière verticale)

F ligne de périphérie descendante < ligne d’image active.

Produits associés

Cet article concerne 31 produits

FPGA Arria® II GZ
FPGA GX Cyclone® IV
FPGA Cyclone® III
FPGA Arria® GX
FPGA Cyclone® II
FPGA SoC Cyclone® V ST
FPGA Arria® II GX
FPGA Stratix® II
FPGA Cyclone® IV E
FPGA Arria® V GX
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Arria® V GZ
FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGA Arria® V GT
FPGA SoC Cyclone® V SE
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Stratix® II GX
FPGA Stratix® V GT
FPGA Stratix® III
FPGA Stratix® IV E
FPGA Stratix® II GT
FPGA Stratix® II GX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GX

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.