ID de l'article: 000084015 Type de contenu: Dépannage Dernière révision: 13/01/2014

Pourquoi ma conception Arria® V ne parvient-elle pas à router alors que l’appareil n’est pas pleinement utilisé ?

Environnement

    Logiciel Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 13.1 et antérieures du logiciel Quartus® II, vous pouvez voir que votre conception Arria® V ne parvient pas à router lorsque l’appareil n’est pas entièrement utilisé. Ce problème se produit lorsqu’une horloge de fanout élevée est incorrectement promue à un réseau d’horloge régional qui restreint le placement de la logique de destination à un quadrant du périphérique.

Résolution

Pour contourner ce problème, affectez manuellement à votre horloge d’être globale plutôt que régionale à l’aide de l’affectation ci-dessous :

set_instance_assignment -name GLOBAL_SIGNAL « GLOBAL CLOCK » -to « <clock name> »

Produits associés

Cet article concerne 4 produits

FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.