ID de l'article: 000083968 Type de contenu: Dépannage Dernière révision: 31/01/2013

Pourquoi mes bits « rx_invpolarity » et « tx_invpolarity » ne sont-ils pas connectés au niveau supérieur de mon PHY XAUI dur dans ma conception Arria II GX ou Stratix IV GX ?

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Rx_invpolarity et Tx_invpolarity bits non connectés au niveau supérieur de XAUI dur Phy dans Arria® II GX et Stratix® IV GX en raison d’un décalage des paramètres au sein du Megawizard™fichiers générés.

    Résolution

    Actuellement, il existe un décalage des paramètres dans le fichier hxaui.v généré par Mega-wizard. Cela devrait être corrigé dans une prochaine version de Quartus®.

    En tant que solution de contournement, modifiez simplement le fichier hxaui.v.  « Use_control_and_status_ports » doit être indiqué par défaut à 1, tandis que « external_pma_ctrl_reconf » doit être indiqué par défaut à 0.

    De plus, modifiez cette ligne :

    si (use_control_and_status_ports == « true » et external_pma_ctrl_reconf = = « faux ») commencent : use_cs_ports_true

    Pour lire :

    si (use_control_and_status_ports == 1 & external_pma_ctrl_reconf == 0) commencent : use_cs_ports_true

    Produits associés

    Cet article concerne 3 produits

    FPGA Arria® II
    FPGA Arria® II GX
    FPGA Stratix® II GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.