ID de l'article: 000083963 Type de contenu: Messages d'erreur Dernière révision: 06/05/2013

Erreur interne : sous-système : LVDS, fichier : /quartus/ilh/lvds/lvds_gen5_av.cpp, ligne : 3237

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif En raison d’un problème dans la version 12.1 du logiciel Quartus® II et les versions ultérieures, vous pouvez constater cette erreur interne lorsque vous avez une interface LVDS configurée en mode SOFT-CDR et que les données parallèles sont enregistrées par une horloge non révoltée plutôt que par l’horloge récupérée. Cette erreur affecte les conceptions ciblant les périphériques Stratix® V, Arria® V et Cyclone® V.
    Résolution Pour contourner ce problème, enregistrez les données parallèles de l’interface LVDS avec l’horloge récupérée.
    Cette configuration devrait envoyer un message d’erreur dans une prochaine version du logiciel Quartus II.

    Produits associés

    Cet article concerne 15 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.