Descriptif
Vous pouvez recevoir le message d’erreur suivant lorsque vous utilisez un bloc de compilateur de signaux pour compiler la conception de l’Intel® FPGA IP FFT avec Intel® MAX® 10 périphériques dans le logiciel DSP Builder for Intel FPGAs :
ERREUR : Affectation illégale : enable_eram_preload. Spécifier le nom d’une affectation légale.
Résolution
Pour contourner ce problème, suivez ces étapes :
- Ouvrez l’onglet \'Avancé\ du compilateur de signaux.
- Cliquez sur \'Analyze\'. Cette étape analyse la conception DSP Builder for Intel FPGAs Blockset standard et crée le projet Quartus® II. Ignorez l’erreur signalée à ce stade.
- Modifiez le fichier .qsf qui se trouve dans _dspbuilder répertoire qui a été créé au même niveau que celui du fichier modèle.
- Passez MAX 10 FPGA à seulement MAX 10.
- Ajoutez set_global_assignment nom INTERNAL_FLASH_UPDATE_MODE « IMAGE COMP UNIQUE AVEC ERAM ».
- Retournez au compilateur de signaux et exécutez les étapes \'Synthesis\' et \'Fitter\' pour terminer la compilation du logiciel Quartus®.
Ce problème est résolu dans le logiciel Quartus II v15.0.