ID de l'article: 000083922 Type de contenu: Information et documentation de produit Dernière révision: 01/07/2014

Comment simuler le mode PIPE Stratix V PCI Express Gen3 ?

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Résolution

1. Remplacez le fichier existant altpcietb_pipe32_driver.v   et altpcietb_pipe32_hip_interface.v sous \simulation\submodules avec les fichiers associés

2. Définissez les paramètres suivants pour activer la simulation PIPE

Un. Définissez des paramètres hip_ctrl_simu_mode_pipe et enable_pipe32_phyip_ser_driver_hwtcl à 1 testbench de haut niveau lors de l’instanciation du module IP dur PCIe

B. Définissez le paramètre enable_pipe32_sim_hwtcl à 1 dans l’emballage de haut niveau du module IP dur PCIe lors de l’instanciation du module altpcie_sv_hip_ast_hwtcl

Notez top_tb est utilisé comme nom d’instance testbench dans les deux fichiers ci-joints comme exemples lors de la définition du chemin d’HIP_256_PIPEN1B et de HIP_INTERFACE respectivement.

Dans altpcietb_pipe32_hip_interface.v:

définir HIP_INTERFACE top_tb.dut_pcie_tb.g_altpcie_hip_pipe32_sim_probe.altpcietb_pipe32_hip_interface

Assurez-vous que le nom de l’instance testbench(top_tb)est modifié pour correspondre à votre hiérarchie de conception.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.