ID de l'article: 000083919 Type de contenu: Dépannage Dernière révision: 11/06/2013

Quels sont les ID de maître de transaction AXI (12 bits) sur le pont HPS2FPGA ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Les mappages de l’ID maître de transaction AXI (12 bits) sur le pont HPS2FPGA sont documentés ci-dessous :
-----------------------------
Nom du maître --- ID
-----------------------------
L2M0 (MPU) --- 12'b0xxxxxx010
DMA --- 12'b00000xxxx001
--- EMAC0 12'b10000xxxx001
--- EMAC1 12'b10000xxxx010
--- USB0 12'b100000000011
USB1 --- 12'b100000000110
NAND --- 12'b1xxxxxx100
--- ETR 12'b10000000000
--- DAP 12'b000000000100
SDMMC --- 12'b100000000101
-----------------------------

Résolution Ces informations seront ajoutées à la prochaine version du Manuel de l’appareil Cyclone® V.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.