En raison d’un problème connu dans la version 14.1 du logiciel Quartus® II, le fichier VHDL généré par l’éditeur du paramètre pour le Intel FPGA IP Soft LVDS RX avec Intel® MAX® 10 périphériques ne sera pas correct. Le port rx_in dans le fichier VHDL généré dans les répertoires de projet et de simulation ne correspond pas.
Le port rx_in pour le fichier de synthèse utilise le type std_logic , mais dans le fichier de simulation, il est std_logic_vector (0 downto 0) et entraîne la production d’une erreur similaire à celle ci-dessous.
Work.mylvds_rx de chargement (rtl)
# ** Défaillance : (vsim-3807) les types ne correspondent pas entre les composants et les entités pour le port « rx_in ».
Replacez le port rx_in de std_logic à std_logic_vector (0 downto 0) dans le fichier .//.vhd
Ce problème est résolu dans la version 15.0 du logiciel Quartus II.