ID de l'article: 000083707 Type de contenu: Dépannage Dernière révision: 11/09/2012

Quelle est la différence entre les signaux afi_rdata_en et afi_rdata_en_full dans la mémoire SDRAM DDR2 basée sur UniPHY et le contrôleur SDRAM DDR3 ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

La différence entre afi_rdata_en et afi_rdata_en_full est que vous pouvez utiliser afi_rdata_en pour masquer n’importe quel beat provenant de la mémoire, mais vous devez garder afi_rdata_en_full revendiquée pendant toute la durée de lecture.

Par exemple, si vous avez un sursaut de 8 sur la mémoire, qui prend 4 cycles d’horloge, vous devez garder afi_rdata_en_full revendiqué pour les 4 cycles (c.-à-d. 1111) mais si vous voulez masquer les mots 5 et 6 des 8 mots qui reviennent, vous pouvez aller de l’avant et faire afi_rdata_en 1101 et vous ne lirez que les mots 1, 2, 3, 4, 7 et 8 car les 5 et 6 seront masqués.

Produits associés

Cet article concerne 5 produits

FPGA Stratix® III
FPGA Stratix® IV E
FPGA Stratix® II GT
FPGA Stratix® II GX
FPGA Stratix® V GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.