ID de l'article: 000083703 Type de contenu: Dépannage Dernière révision: 11/09/2013

Quelle horloge utiliser pour capturer les signaux d’interface PIPE du bus test_out lors de l’utilisation de l’analyseur logique SignalTap II ?

Environnement

  • PCI Express*
  • Horloge
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Utilisez pld8gtxclkout pour capturer les signaux PIPE sur l’interface test_out à l’aide de l’analyseur logique SignalTap™ II.  Ce signal d’horloge se trouve dans la hiérarchie suivante :

    Pour les familles de périphériquesArria® V : *xcvr_native|inst_av_pcs|inst_av_pcs_ch*
    Pour Stratix les familles de périphériques® V : *xcvr_native|inst_sv_pcs|int_sv_pcs_ch*

    Produits associés

    Cet article concerne 11 produits

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.