ID de l'article: 000083682 Type de contenu: Dépannage Dernière révision: 28/08/2012

Pourquoi les SCFIFOs enregistrés et non enregistrés présenteraient-ils le même retard de 1 horloge lors de l’exécution d’une lecture ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Le délai entre la demande de lecture (rdreq) et la modification de la sortie « q » est toujours un avantage d’horloge positif, que le registre de sortie FIFO soit présent ou non.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.