Lors de l’analyse de synchronisation dans le logiciel Quartus® II, mes paramètres d’horloge de boucle à phase verrouillée (PLL) remplacent-ils les paramètres d’horloge de mon projet pour Stratix conceptions ?

Ce qui suit se produit dans cette situation :

• Un avertissement pendant la compilation indiquera que les paramètres d’horloge du projet remplacent les paramètres d’horloge PLL.
• Le paramètre d’horloge du projet remplace les paramètres d’horloge PLL pour la compilation axée sur la synchronisation.
• Le compilateur vérifiera la plage de fréquences de verrouillage du PLL. Si la fréquence spécifiée dans les paramètres d’horloge du projet est en dehors de la plage de fréquences de verrouillage, le logiciel Quartus II ne l’emporte pas sur les paramètres d’horloge PLL.
• Effectuer une analyse de synchronisation sans recompiler votre conception ne modifiera pas les fichiers de programmation. Vous devez recompiler votre conception pour mettre à jour les fichiers de programmation.
• Un paramètre_{f MAX} par défaut ne remplace pas les paramètres d’horloge PLL. Seuls les paramètres d’horloge individuels remplacent les paramètres d’horloge PLL.

Ces directives permettront de gagner du temps grâce à Stratix conceptions qui utilisent des fonctionnalités telles que le basculement de l’horloge ou la reconfiguration PLL, car le logiciel Quartus II peut effectuer une analyse de synchronisation sans recompiler la conception.

Lorsque le logiciel Quartus II effectue une analyse de synchronisation pour APEX^™ II, APEX 20KE, APEX 20KC ou Mercury^™ conceptions, les paramètres d’horloge PLL remplacent les paramètres d’horloge du projet.

Pour plus d’informations, vous pouvez accéder au chapitre 12. Transition des conceptions APEX vers des appareils Stratix du manuel de conception Stratix ou à l’aide du logiciel Quartus II.