ID de l'article: 000083676 Type de contenu: Product Information & Documentation Dernière révision: 28/01/2015

Comment utiliser l’instruction EDERROR_INJECT JTAG pour simuler une erreur CRC dans un périphérique Stratix III, Stratix IV ou Arria II GX ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour simuler une erreur CRC dans un Stratix® III, Stratix périphérique GX IV ou Arria® II à l’aide de l’instruction EDERROR_INJECT JTAG, copiez le code dans l’exemple 3 de AN 539 : méthodologie de test de détection et de récupération d’erreurs à l’aide de CRC dans les périphériques Altera FPGA (PDF)dans un fichier texte et enregistrez-le dans un fichier .jam.

Vous pouvez ensuite utiliser le lecteur JAM de ligne de commande dans le logiciel de conception Quartus® II pour exécuter le fichier .jam

La commande serait :

quartus_jli -aerror_inject -cn .jam

où n après le -c = l’index du câble. Pour trouver l’index des câbles du usb-Blaster™, exécutez :

quartus_jli -n

 

Articles apparentés

Produits associés

Cet article concerne 5 produits

FPGA Stratix® III
FPGA Stratix® IV E
FPGA Stratix® II GX
FPGA Stratix® II GT
FPGA Arria® II GX

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.