ID de l'article: 000083675 Type de contenu: Dépannage Dernière révision: 15/11/2011

La liaison du contrôleur n’est pas disponible dans l’interface mémoire dure

Environnement

  • Édition d'abonnement Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    La fonction de liaison du contrôleur pour l’interface de la mémoire dure pour Arria V et Cyclone V n’est pas disponible dans la version 11.1.

    Ce problème affecte les protocoles DDR2 et DDR3 ciblant les disques durs interface mémoire des périphériques Arria V et Cyclone V. Ce problème être corrigé dans une version ultérieure des contrôleurs DDR2 et DDR3 SDRAM avec UniPHY.

    Résolution

    Il n’y a pas de solution à ce problème.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Arria® V
    FPGA et FPGA SoC Cyclone® V

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.