ID de l'article: 000083657 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi mon projet Qsys crée-t-il une sortie HDL différente sur chaque exécution de générer ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Un problème a été identifié avec la génération Qsys et l’algorithme de gestion de projet qui aboutit à une génération de code non déterministe. Le HDL est valide pour chaque génération d’exécution, mais l’ordre des instances peut varier d’une exécution à l’autre. Ce problème a été constaté dans toutes les versions de Qsys 11.0 et 11.1 (avec et sans packs de service).

Résolution

Ce problème doit être résolu dans la version 12.0 de Qsys.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.