ID de l'article: 000083615 Type de contenu: Dépannage Dernière révision: 15/06/2015

Signaux non pris en compte dans l’entrée vidéo cadengée II IP Core 14.1

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Lorsque vous configurez le cœur IP de l’entrée vidéo cadenagée II, l’vid_bit_width et vid_colour_encoding signaux ne sont pas pris en charge, mais sont visibles par les utilisateurs. Ces signaux le font pas affecter la fonctionnalité de votre conception .

Résolution

Attachez ces signaux à zéro.

Ce problème sera résolu dans une version ultérieure de l’IP d’entrée vidéo cadengée II Core.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.