ID de l'article: 000083606 Type de contenu: Dépannage Dernière révision: 20/11/2015

Aucune sortie d’image lorsque l’horloge Pixel DisplayPort est 3x ou plus rapide que l’horloge de liaison TX

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

Lorsque vous configurez le cœur DisplayPort TX sur toutes les configurations qui permettent pixel clock pour fonctionner plus rapidement que l’horloge de liaison TX par au moins un facteur de 3, le il est possible que l’image ne s’affiche pas sur le moniteur. Ce problème est causé par le périodique débordement dans le DCFIFO qui analyse les données vidéo de l’horloge pixel à l’horloge de liaison Domaine. Par exemple, ce problème se produit si vous configurez le cœur TX en un pixel par horloge et 4 symboles par horloge à RBR (1,62 Gbit/s) avec 4 voies de transmission 1080p60 à 24 bpp. Dans ce cas particulier, le DCFIFO débordera et vous ne pas voir la sortie de l’image.

Résolution

Pour contourner ce problème, modifiez les pixels par horloge, les symboles par horloge, la liaison configurations de fréquence et de nombre de voies pour réduire le rapport de l’horloge pixel par rapport à la liaison TX Horloge. Par exemple, pour transmettre 1080p60 à 24 bpp, vous pouvez utiliser 1 pixel par horloge, 4 symboles par horloge, HBR avec 2 voies afin que l’horloge pixel soit de 148,5 MHz et la liaison TX est de 67,5 MHz.

Ce problème est résolu dans la version 15.0 du cœur IP DisplayPort.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.