ID de l'article: 000083574 Type de contenu: Dépannage Dernière révision: 02/07/2014

Échec de la lecture du registre CIOCONTROL sur CT_1_3 de périphérique

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 13.1 de SoCEDS, cette erreur peut être constatée dans ARM® DS-5 Altera Edition à partir du moment où vous ciblez Cyclone® les périphériques à cœur unique SoC V.

Résolution

Ce problème est résolu à partir de La SoC EDS, 14.0, qui a étendu la prise en charge des périphériques à cœur unique Cyclone V SoC dans DS-5.

Produits associés

Cet article concerne 4 produits

FPGA et FPGA SoC Cyclone® V
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.